module test_prime1;
  reg [3:0] in;
  reg check; //两个模块输出不匹配时，check设置为1
  wire isprime0,isprime1;

  //实例化两种实现
  prime p0(in,isprime0);
  prime2 p1(in,isprime1);

  initial begin
      in=0; 
      check=0;
      repeat (16) begin
	  #100
	  if(isprime0 !== isprime1) check=1;
	  in = in +1;
      end
      if(!check !=1)
	  $display("PASS");
      else
	  $display("FALL");
  end
endmodule
